版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

# 华为海思 2026 届校招-数字芯片（2025 年最新秋招题）

友情提醒：非官方标准答案，仅供参考，可自行仔细排查！如不在版权方团队购买者，拒绝一切更新及解答服务！！！——Charis_3385（微信）

单选题

1、关于 Verilog UDP，描述错误的是()

A.UDP 可以在模块内部定义

B.UDP 只能采用标量(1 位)输入端口，但是允许多个输入端口

C.UDP 不能处理 z 值，输入 UDP 的 z 值被当作 x 值处理。

D.UDP 只能有一个 1 位输出端口，输出列表的第一个必须是输出端口，不允许多个或多位输出。

参考答案：A

解析：Verilog 标准建议避免在模块中定义 UDP，因为这会使代码更加难以维护和重用。更好的做法是将 UDP 定义放在单独的文件中，并在需要使用 UDP 的模块中引用该文件。

2、下面关于 Verilog 系统函数的说明，正确的是()

A. $realtime 返回的时刻是实型数

B. {$random} %50 是范围-49~49 之间的随机数

C.$writememh 和$readmemh 可用于存取数据到存储器中

D.$finish(n)的默认参数值 n 为 0

参考答案：A

解析：

A、在 Verilog HDL 中有两种类型的时间系统函数：$time 和$realtime。用这两个时间系统函数可以得到当前的仿真时刻。

系统函数$time

$time 可以返回一个 64 比特的整数来表示的当前仿真时刻值。该时刻是以模块的仿真时间尺度为基准的。

$realtime 和$time 的作用是一样的，只是**$realtime 返回的时间数字是一个实型数**，该数字也是以时间尺度为基准的。

B、$random 一般的用法是：$ramdom % b ,其中 b>0.它给出了一个范围在（-b+1):(b-1)中的随机数。

C、在 Verilog HDL 程序中有两个系统任务$readmemb 和$readmemh 用来从文件中读取数据到存储器中。$writememb 和$writememh 分别以二进制和十六进制的方式，将数据写入文件中。


D、系统任务$finish 的作用是退出仿真器，结束仿真过程。格式：

$finish

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

$finish(n)
当$finish 带参数时，根据不同的参数值，系统输出的特征信息：
0：不输出任何信息；
1：输出当前仿真时刻和位置；
2：输出当前仿真时刻、位置和仿真过程中所用的 memory 及 CPU 时间的统计。
**当$finish 后面不带参数时，则默认参数为 1。**

3、工艺角((Process Commer)通过 NMOS/PMOS 的速度组合来表征数字电路的性能范围，其中左下角的是（）（新题库第 1 套第 7 题）
A. SS
B. FF
C. FS
D. SF
参考答案：A
解析：SS、TT、FF 分别指的是左下角的 corner，中心、右上角的 corner。各种工艺角和极限温度条件下对电路进行仿真是决定成品率的基础。如果采用 5-corner model 会有 TT, FF, SS, FS, SF 5 个 corners。




4、以下异步通信接口协议不支持全双工的是（）
A. RS232
B. 以上均可支持
C. RS485
D. RS422
参考答案：C

5、Verilog 代码中，x=15，y=6。则 z 的运算结果为()
```
Input [3:0]x;
Input [3:0]y;
Output signed [7:0]z;
wire signed [3:0]a;
assign a=x*y;
assign z=a;
```
A. 90
B. -90

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

C. -6
D. 10
参考答案：C

6、从下关于亚稳态描述，不正确的是（）
A. 当触发器进入亚稳态时，无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上
B. 仿真上可以通过 force 亚稳态输出点为 0 或 1 来覆盖亚稳态对电路的影响，确保亚稳态对电路功能无影响。
C. 亚稳态一旦存在无法消除，可以通过降低频率或增加寄存器打拍来降低亚稳态概率。
D, 当不满足寄存器 setup/hold 时间时，输出可能会出现亚稳态。
参考答案：B
解析：建议通过仿真参数调整（如调整信号上升沿/下降沿斜率）或添加滤波器来改善时序问题，而非直接强制覆盖亚稳态状态。

7、在 verilog 中，对于三态门电路；
```
Wire x, y, z, c, b;
bufif1(x, y, c);
notif0(z, x, b);
```
如果需要

y 等于~z，那么 b 和 c 的值为

A. b= 1，c=1
B. b= 0，c=1
C. b= 1，c=0
D. b= 0，c=0
参考答案：B

解析：

bufif1(x, y, c)：c=1 时 x=y，c=0 时 x=z。

notif0(z, x, b)：b=0 时 z=~x，b=1 时 z=z。

要求 y = ~z。

先假设 c=1：x=y，若 b=0：z=~x=~y ⇒ y=~z 成立。

所以 c=1, b=0

8、
```
wire clk;
  int a=0, b=0, j;
```

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

```
  fork
  begin
      while(1) begin
      a++;
      @ (posedge clk);
    end
  end
  begin
    for (j= 0; j< 10; j++) begin
    b++
    @(posedge clk);
  end
end
join _any
//
a = a + b;
repeat(8) @(posedge clk);
$display("a=%d", a);
```

A. 20
B. 21
C. 28
D. 29

参考答案：D

9、关于 SoC 系统设计中的功耗，下述描述哪项是不正确的（）

A.从功耗类型上看，有动态功耗，也有静态功耗

B.翻转功耗是数字电路要完成功能计算所必须消耗的功耗，也称为有效功耗

C.晶体管漏电流引起的功耗，是静态功耗

D.由于 CMOS 在翻转过程中 PMOS 管和 NMOS 管同时导通时消耗的功耗，是一种动态功耗，也叫翻转功耗

参考答案：D

解析：CMOS 电路中的功耗由两部分组成。第一部分为负载电容充放电时引起的功耗,称为动态功耗,另一部分为漏电流引起的功耗,称为静态功耗。其中,动态功耗包括翻转功耗和短路功耗。

翻转功耗是数字电路要完成功能计算所必须消耗的功耗,称为有效功耗；

短路功耗是由于 CMOS 在翻转过程中 PMOS 管和 NMOS 管同时导通时消耗的功耗,称为无效功耗。

10、关于 $I^2C$ 总线协议描述正确的是（）

A.$I^2C$ 协议约束系统中只能有一个 master 设备，但可以有多个 slave 设备

B.SCL 和 SDA 应该下拉电阻接地

C.$I^2C$ 协议定义的 Standard-mode 最大速率可以达到 5Mbit/s

D.根据 $I^2C$ 协议定义可以支持有多个 master 设备

参考答案：D

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

解析：Standard-mode 最大 100kbps，Fast-mode 400kbps，High-speed 3.4Mbps

11、如下 Verilog 代码中，Z 延迟多少时间输出 A&B 的结果

```
timescale 1ns/100ps
module AndFunc(Z, A, B);
  output Z;
  input A, B;
  assign #5.207 Z=A& B;
endmodule
```

A. 5.207ns
B. 5.2ns
C. 5ns
D. 5.21ns

参考答案：B

解析：timescale 1ns/100ps 表示时间单位 1ns，精度 100ps=0.1ns。

#5.207 按精度取整到 0.1ns 的倍数 ⇒ 5.2ns

12、在电路设计中，以下说法中，错误的是（）
A.独热码可用于 FIFO 指针的跨异步设计
B.格雷码可用于 FIFO 指针的跨异步设计
C.对于状态机设计，格雷码比温度计码更加节省资源
D.温度计码可用于 FIFO 指针的跨异步

参考答案：D（感觉这题干有问题，估计是选正确的）

13、关于 multicycle，描述正确的是（）
A.2 分频后的时钟 clk_div2 与分频器输入时钟 clk 之间的逻辑路径，都可以按照 multicycle=2 来设置约束
B.快时钟到慢时钟，即使不设置 multicycle，STA 也会默认按照慢时钟周期做收敛
C.慢时钟到快时钟，即使不设置 multicycle，STA 也会默认按照慢时钟周期做收敛
D.只有同步电路才能设置 multicycle

参考答案：D

14、以下哪些不属于 DFT 设计（）
A. memory bist
B. transition test
C. memory repair
D. scan chain

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

参考答案：C

解析：memory repair 是冗余修复，属于 yield 提升技术，不是 DFT 的直接测试功能。

15、下面关于 Verilog 的描述，错误的是（）
A. o12 是一个 32 位的八进制数
B. 32'bz 是一个 32 位的高阻值
C. 6'hx 的最高位是 0
D. 8'h2x 等同于 8'b0010_xxxx
参考答案：A
解析：缺失位宽声明，并非 32 位。

16、以下哪项低功耗技术仅能优化动态功耗()
A. Multi-Vdd 技术
B. Clock Gating 技术
C. Power Gating 技术
D. Multi-Vt 技术
参考答案：B
解析：Multi-Vdd 技术可同时节省动态功耗和静态功耗，因为动态功耗和供电电压的平方成正比，通过根据不同性能等级调整电压和频率，能在降低电压时获得较大的动态功耗下降，同时也能节省静态功耗。
Clock Gating 技术即门控时钟技术，是在不需要时钟信号时停止时钟信号的传输，从而避免不必要的翻转，仅优化动态功耗，因为动态功耗与信号的翻转有关，当信号不翻转时动态功耗为零。
Power Gating 技术是通过关闭电源来消除漏电流，主要优化的是静态功耗，而不是动态功耗。
Multi-Vt 技术即多阈值电压技术，是通过调整晶体管的阈值电压来降低漏电电流，主要优化的是静态功耗。
因此，仅能优化动态功耗的低功耗技术是 Clock Gating 技术。

17、下面关于测试点和测试用例描述错误的是（）
A. 测试点是对验证特性的细化，用直观、形象的语言无歧义地描述被测对象的某一处理功能
B. 可以出现多个用例测试通过后某个测试点才覆盖的情况
C. 测试点是不需再细分的测试项目
D. 测试点对应的所有测试用例全部通过，意味着测试可以收敛，但并不意味着没有 bug
参考答案：B
解析：单个测试点在一个用例中必须被测试覆盖，不可出现多个测试用例测试通过后，某个测试点才覆盖的情况。如果有，必定是测试点分解太粗，需要重新细化该测试点。

18、System Verilog 中，以下哪个数据类型是 2 值型的?（）

A. reg
B. logic
C. byte
D. integer

参考答案：C
解析：
二值逻辑类型：**byte**/int/shortint/longint/ bit
四值逻辑类型：integer/ logic/reg/net-type(wire、tri)

19、在 verilog 语言中 EDA 仿真中，下列说法正确的是（）
A. 任务必须在非零时刻执行，但函数总是在仿真零时刻开始执行
B. 任务可以在非零时刻执行，但函数总是在仿真零时刻开始执行
C. 任务可以在非零时刻执行，函数不总是在仿真零时刻开始执行
D. 任务必须在非零时刻执行，函数不总是在仿真零时刻开始执行
参考答案：B

20、下列关于 system verilog 4 态数据类型和 2 态数据类型描述错误的是（）
A. 可使用$isunknown()判断 4 态数值类型是否为 X/Z 态
B. 在 interface 中双向总线 inout 需要定义成 wire
C. 所有数据类型的变量在定义时如果没有赋初值，默认初始值为 0
D. 4 态数据类型可以赋值给 2 态数据类型而不会报错，X/Z 态被转化为 0
参考答案：C
解析：四状态(4-state)默认值只为 x，但是线网在没有驱动的时候输出的是 z；四值状态的变量可以赋值为二值状态的变量，但需要注意 x 和 z 会转换成 0；双状态(2-state)默认值为 0。

21、异步电路的常用处理方法，不包括：（）
A. 仲裁
B. Dmux
C. 单 bit 信号 3 次打拍
D. 异步 fifo
参考答案：A
解析：



版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

22、在 System Verilog 中，任务声明如下
task get (int a=0, int b, int c=2)，调用任务错误的是
A. get(2,3)
B. get(1,2,3)
C. get(,2,3)
D. get(2,,3)

参考答案：D
解析：get(2,,3)，第一个参数 2 给 a，第二个参数为空，意味着想用 b 的默认值，但 b 没有默认值 → 错误。

23、一个采用先进工艺的样片，降温之后数字电路时序异常则有可能是()问题
A.setup 问题
B.hold 问题
参考答案：A

24、以下关于 CMOS 电平与 TTL 电平互连驱动描述正确的是（）
A.在同样 5V 电源电压情况下，TTL 电路可以直接驱动 CMOS 电路
B.在同样 5V 电源电压情况下 CMOS 电路可以直接驱动 TTL 电路
C.在同样 5V 电源电压情况下，CMOS 电路驱动 TTL 电路时需要加上拉电阻
D.TTL 电平一般过冲都会比较严重，一般会在源端串接小电阻
参考答案：B
解析：
TTL：VOH（min）=2.4V,VOL(max)=0.4V,
CMOS:VOH（min）=0.9VCC,VOL(max)=0.1VCC,

TTL：VIH（min）=2V,VIL(max)=0.8V,
CMOS:VIH（min）=0.7VCC,VIL(max)=0.3VCC.

25、system verilog 语句$display(4'b1010 == 4'b1x10)打印的结果是（）
A.X
B.1
C.0
D.z
参考答案：A
解析：

（1）逻辑相等：两个操作数逐位比较，如果两个进行比较的位是不定态‘x’或者高阻态‘z’，则输出 x

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

$displayb ( 4’ b0011 == 4’ b1010 ); // 0

$displayb ( 4’ b0011 != 4’ b1x10 ); // 1

**$displayb ( 4’ b1010 == 4’ b1x10 ); // x**

**$displayb ( 4’ b1x10 == 4’ b1x10 ); // x**

$displayb ( 4’ b1z10 == 4’ b1z10 ); // x

（2）逻辑全等

$displayb ( 4’ b01zx === 4’ b01zx ); // 1

$displayb ( 4’ b01zx !== 4’ b01zx ); // 0

$displayb ( 4’ b01zx === 4’ b00zx ); // 0

$displayb ( 4’ b01zx !== 4’ b11zx ); // 1

26、在 System Verilog 中，对 mailbox 描述正确的是（）
A. new()函数返回 mailbox 句柄，如果不能产生 mailbox 则返回 null
B. 以上都不对
C. peek()方法从一个 mailbox 中拷贝一个消息，并且将其从队列中删除
D. try_get()方法从 mailbox 中获得一个消息，若 mailbox 是空的，那么当前的进程阻塞直到一个消息被放置到 mailbox 中
参考答案：A
解析：

| 方法 | 行为 | 适用场景 |
| --- | --- | --- |
| put() | 阻塞写入，队列满时挂起线程 | 确保数据必达，无丢失风险 |
| try_put() | 非阻塞写入，失败返回0 | 避免死锁，支持超时重试逻辑 |
| get() | 阻塞读取并移除数据，队列空时挂起线程 | 严格顺序处理数据 |
| peek() | 阻塞读取但不移除数据 | 数据预检或多次处理同一消息 |
| try_get() | 非阻塞读取，失败返回0 | 实时响应，避免线程阻塞 |
| num() | 返回当前数据量 | 动态监控队列状态，调整生产/消费速率 |

27、关于状态机的描述，错误的是（）
A. 状态机常用编码方式有二进制、格雷码、独热码
B. 状态机三要素是状态、时钟、复位
C. 摩尔状态机和米勒状态机，区别输出是否还依赖当前输入条件
D. 常见状态机设计方式有两段式和三段式
参考答案：B
解析：
状态机三要素是状态、输入、输出。

28、关于 verilog reg 型数据的描述，错误的是()
A. reg 型数据可以赋正值，也可以赋负值
B. reg 型的信号一定是寄存器或触发器的输出
C. 在 always 模块内被赋值的每一个信号都必须定义成 reg 型
D. reg 型数据的默认初始值是不定值
参考答案：B
解析：reg 型只表示被定义的信号将用在 always 块内。并不是说 reg 型信号一定是寄存器或触发器的输出。虽然 reg 信号常常是寄存器、触发器的输出。

29、在 System Verilog 中，关于随机变量 aa 的随机值和权重正确的选项 rand

```
int aa; constraint aa_dist {aa dist {1:=20, [2:5]:=20};};
```

A. aa=4, weight=5/20
B. aa=2, weight=20/40
C. aa=1，weight=20/100
D. aa=3，weight=5/40
参考答案：C
解析：
1：=20，值 1 的权重是 20，
[2:5]:=20，值（2，3，4，5）的权重都是 20，
总权重=20+20+20+20+20=100
aa=1~5:权重 20/100

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

30、system verilog 语句$display(4'b1x10 == 4'b1x10)打印的结果是（）
A. X
B. 0
C. z
D. 1
参考答案：A
解析：同第 25 题。

多选题

31、以下哪些选项属于 System Verilog 提供的系统函数?（）
A. $urandom _min ()
B. $urandom()
C. $random ()
D. $urandom_range()
参考答案：BCD
解析：
$random：返回一个随机数
$urandom：返回一个无符号随机数
$urandom_range(min, max)：生成一个在指定范围内的 32 位无符号伪随机数。

32、从下关于格雷码描述正确的是（）
A. 二进制码转换为格雷码的方式不是唯一的
B. 只有个数是 2^n 的二进制码序列才能转换为格雷码
C. 格雷码可以直接进行加减运算，得到的结果使用二进制码运算的结果相同
D. 格雷码相邻两个码值只有 1bit 发生翻转
参考答案：AD
解析：
二进制码转格雷码的转换方法有很多，其中最常用的方法是使用位异或运算。
格雷码的编码规则决定了其不能直接进行加减运算。格雷码是一种反射编码，数值上不连续，运算结果与二进制码运算结果不同，需先转换为二进制码才能进行算术运算。

33、针对多 bit 随机的数据流进行同步，常见的方法包括（）
A. 异步 fifo
B. dmux 结构
C. 转换成 gray 码后直接打 2 拍同步
参考答案：ABC

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385




34、STA 时钟的属性包括（）
A. Transition
B. Uncertainty
C. Crosstalk
D. Latency
参考答案：ABD
解析：
时钟延迟（Clock **Latency**）、时钟不确定性（Clock **Uncertainty**）、时钟转换时间（Clock **Transition**）

- 时钟周期（clock period）
- 时钟占空比（clock duty cycle）
- 时钟转换时间（clock transition time）
- 时钟延迟（clock latency）
- 时钟偏斜（clock skew）
- 时钟抖动（clock jitter）

35、以下关于冯诺依曼(Von Neumann architecture)架构描述正确的是（）
A. 数据在处理器和外部存储器中频繁高速传递，会导致系统功耗很高
B. 计算机硬件五大组件:运算器(ALU/processng unit)，控制器(control unit)、存储器(memory)、输入（input)设备和输出(output)设备
C 存在冯诺依曼瓶颈(Von Neumann bottleneck)，根因是 CPU 速度远大于外部存储器读写速率，系统整体会受到传输带宽瓶颈的限制，导致算力会远低于处理器速度
D. 在 CPU 与存储器间的缓存存储器和分支预测(branch prediction)算法的建立抒解了冯诺依曼瓶颈的性能问题
参考答案：ABCD

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

36、下面哪几项和时序检查相关（）
A, seguential clock pulse width check
B, multi-bits check
C. Gated clock check
D. Recovery check 和 Removal check
参考答案：ACD
解析：
Sequential Clock Pulse Width Check（顺序时钟脉冲宽度检查）是静态时序分析（STA）中的关键环节。
门控时钟检查是数字电路设计中确保时钟信号完整性的关键验证环节，主要通过对门控电路进行时序分析来避免毛刺和时钟偏移问题。
恢复时间和移除时间检查(Recovery and Removal Check)是数字电路设计中针对异步信号的时序验证技术，用于防止亚稳态问题。

37、以下关于 Verilog-2001，有符号数表达式类型的说法，正确的有（）
A. 部分选择的结果是有符号数
B. 位选择的结果是无符号数
C. 基数格式是无符号数，除非标注了“s”标记(例如 4sd3)
D. 简单的十进制数是无符号数
参考答案：BC
解析：
比特选择（Bit-select）或部分选择（Part-select）操作的结果始终视为无符号数，因为选取的是物理比特位的值，不保留原符号信息；
普通十进制数一律被认为是有符号数。

38、处理器设计中流水线冒险包含（）
A. 地址冒险
B, 结构冒险
C. 数据冒险
D. 控制冒险
参考答案：BCD


39、某寄存器 setup 有时序违例，以下哪几种方法可用于改善时序（）
A. 使用延时更小的 cell
B. 消除数据路径上的串扰噪声
C. 替换驱动力更弱的 cell
D. 寄存器前添加一级对数据路径的打拍
参考答案：ABD
解析：
更换驱动能力更强的 cell

40、Cache 层次从 L1 到 LLC(Last Level Cache)，描述正确的有（）

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385

A. 共享程度逐渐增大
B. 容量逐渐增大
C. 带宽逐渐减小
D. 延时逐渐增大
参考答案：ABCD




版权所有，倒卖必究，面试笔试辅导热线 V：Charis_3385